Lernzettel

Flip-Flops und Speicherelemente: D-, JK-, Tund RS-Flipflops; Zähler- und Schieberegisterprinzipien

Universität: Technische Universität Berlin

Kurs/Modul: Technische Grundlagen der Informatik (TechGI) - Digitale Systeme

Erstellungsdatum: September 6, 2025



Zielorientierte Lerninhalte, kostenlos! Entdecke zugeschnittene Materialien für deine Kurse:

https://study. All We Can Learn. com

Technische Grundlagen der Informatik (TechGI) - Digitale Systeme

Lernzettel: Flip-Flops und Speicherelemente

(1) Grundbegriffe und Aufbau von Speicherelementen

Flip-Flops sind bistabile Speicherelemente, die einen einzelnen Bit speichern können. Sie können ihren Zustand beibehalten, solange kein Taktsignal den Zustand ändert. Wichtige Merkmale:

- Q speichert den binären Zustand 0 oder 1; \overline{Q} ist der Komplementärwert.
- Flip-Flops sind typischerweise edge-triggered (Taktflanke) und unterscheiden sich von Latches, die level-sensitiv arbeiten.
- Typische Eingänge: Dateneingang D (bei D-FF), J/K (bei JK-FF), T (bei T-FF), S/R (bei RS-FF).

(2) D-Flipflop (D-FF)

Prinzip:

• Das Dateneingangssignal D wird zum nächsten Zustand Q⁺beieinerpositivenFlankedesTaktsignalsCLK.Z Flopnichtbernommen.

$$Q^+ = D$$
 bei positiver Flanke von CLK

Zusätzliche Eingänge (optional): Asynchrone Setze- oder Reset-Funktionen (S/A, R/A) können den Ausgang unabhängig vom Takt setzen bzw. zurücksetzen. In der Grundform gilt jedoch:

$$Q^{+} = \begin{cases} 1, & S = 1 \\ 0, & R = 1 \\ Q, & \text{sonst} \end{cases}$$
 (asynchrone Pins ignoriert, falls nicht belegt)

(3) JK-Flipflop (JK-FF)

Prinzip:

- J und K steuern den neuen Zustand bei der Taktsignalflanke.
- Vier Fälle:

– J=0, K=0: Q+bleibtunverndert.
$$J=0, K=1: Q^+=0$$
.
– J=1, K=0: Q+ = 1. $J=1, K=1: Q^+toggelt(Q^+=\overline{Q})$.
 $Q^+=J\,\overline{Q}+\overline{K}\,Q$ (bei positiver CLK-Flanke)

Hinweis: Bei J=K=1 gilt zusätzlich $Q^+ = \overline{Q}$.

(4) T-Flipflop (T-FF)

Prinzip:

- T steuert das Ausmaß des Taktsignals.
- Mit T=0 wird der aktuelle Zustand gehalten; mit T=1 wird der Zustand bei jeder Taktflanke invertiert (toggle).

$$Q^+ = Q \oplus T$$

(5) RS-Flipflop (RS-FF)

Grundbetrieb (auch als SR-Latch bekannt):

- S (Set) setzt Q auf 1; R (Reset) setzt Q auf 0.
- S=0, R=0: Zustand bleibt unverändert.
- S=1, R=1: undefinierter/unbestimmter Zustand (je nach Implementierung).

$$Q^{+} = \begin{cases} 1, & S = 1 \\ 0, & R = 1 \\ Q, & S = 0 \land R = 0 \\ \text{undef}, & S = 1 \land R = 1 \end{cases}$$

(6) Zähler- und Schieberegisterprinzipien

Zähler:

- Binäre Zähler zählen aufwärts oder abwärts.
- Grundtypen: asynchroner (Ripple) Zähler und synchroner Zähler.

Ripple-Zähler (asynchron):

$$Q_0^+ = \overline{Q_0}, \quad Q_1^+ = Q_1 \oplus Q_0, \quad Q_2^+ = Q_2 \oplus (Q_0 Q_1), \dots$$

Jedes Folgezählautwort hängt von der vorherigen Zelle ab; Verzögerungen addieren sich. Synchroner Zähler:

- Alle FFs erhalten denselben Taktsignal.
- Die Next-State-Funktion wird vollständig aus dem aktuellen Zustand bestimmt.

Schieberegister:

- Eingänge: seriell ein/aus, parallel ausgelesen.
- Verhalten: Bitfolge wird bei jedem Clock-Punkt eine Position verschoben (links oder rechts).

Seriell-in, Seriell-out: $D \to \text{Shift} \to Q$ nach links/rechts

(7) Phänomenes und Designprinzipien

- Timing: Edge-triggered FFs ermöglichen klare Zustandswechsel durch Taktsignale.
- Propagationsverzögerungen: bei Ripple-Zählern entstehen Verzögerungen, die Taktfrequenzen begrenzen.
- Einsatzgebiete: Zählen, Ziffernanzeige, serielle/parallel-Umsetzung, ALU-Steuerlogik.

(8) Beispielhafte Direktiven und Hinweise

- Wähle für stabile Zähler jede Kombination aus synchronem Zähler und passenden Werten.
- Verwende Schieberegister für serielle Datenübertragung oder als Puffer.
- $\bullet \ \ Achte \ auf \ asynchrone \ Setze/Reset-Funktionen: \ ungeordnete \ Zustandswechsel \ vermeiden.$